Institució:
MEEP Project: FPGA Shell
Un conjunt flexible, configurable i portàtil d'FPGA-IPs que permet que qualsevol disseny emulat es comuniqui amb l'amfitrió i altres FPGA de manera immediata.
Grup d´investigació:
.
Investigador/s:
Daniel J.Mazure, Alexander Kropotov, Francelly Cano, Ruben Cano
Web:
https://github.com/bsc-loca/fpga-shell
Descripció:
Un conjunt flexible, configurable i portàtil d'FPGA-IPs que permet que qualsevol disseny emulat es comuniqui amb l'amfitrió i altres FPGA de manera immediata.
L'intèrpret d'ordres FPGA està pensat per ser una arquitectura perimetral estàtica que garanteix que el paquet d'accelerador interior pot ser intercanviable per a qualsevol altre paquet quan es compleix una interfície d'E/S definida entre l'intèrpret d'ordres i el paquet accelerador.
Problema:
N/A
Solució:
N/A
Àrees d'aplicació:
N/A
Novetat:
N/A
Protecció:
Solderpad Hardware License (Version 2.1)
Mercat objectiu:
N/A
Keywords:
N/A
TRL: N/A
CRL: N/A
BRL: N/A
IPRL: N/A
TmRL: N/A
FRL: N/A
Més informació
Si vols saber més sobre aquest projecte no dubtis en contactar amb nosaltres