MEEP Project: FPGA Shell

Un conjunto flexible, configurable y portátil de direcciones IP de FPGA que permite que cualquier diseño emulado se comunique con el host y otros FPGA de forma inmediata.

La carcasa del FPGA está diseñada para ser una arquitectura perimetral estática que garantiza que el paquete acelerador interno pueda intercambiarse por cualquier otro paquete cuando se cumple una interfaz de E/S definida entre la carcasa y el paquete acelerador.

La FPGA Shell implementa las siguientes interfaces: PCIe: Establece comunicación entre la FPGA y el servidor host // HBM: Memoria de alto ancho de banda. HBM es la interfaz DRAM de alto rendimiento. Está integrada en el mismo interposer de silicio que las Super Logic Regions (SLR) // Ethernet: Ethernet de 100 Gb // Aurora: Interfaz P2P // DDR4: Memoria externa // Info ROM: Almacena y lee información sobre la configuración de la Shell al arrancar el proyecto // UART