RISC-V SoC Integration

Esta tecnología implementa un acelerador de criptografía post-cuántica (PQC) para integrarlo dentro de un sistema en chip (SoC) para FPGA.

Institución:

Institution

Grupo de investigación:

BSC Group: Computer Sciences

Investigador/es:

Xavier Carril Gil, Juan A. Rodríguez Gracia, Miquel Moretó Planas, Ioannis Vatistas Kostalampros, Carles Hernández Luz, Jordi Ribes González, Oriol Farràs Ventura

Descripción:

Esta tecnología implementa un acelerador criptográfico post-cuántico (PQC) para integrarlo en un sistema en chip (SoC) para FPGA. El módulo, implementado mediante síntesis de alto nivel (HLS), acelera dos esquemas PQC: CRYSTALS-Kyber y CRYSTALS-Dilithium. Por un lado, CRYSTALS-Kyber es un mecanismo de encapsulación de claves (KEM) perteneciente a la criptografía asimétrica. Su seguridad se basa en la dificultad de resolver el problema de aprendizaje con errores (LWE) sobre retículos de módulos. Por otro lado, CRYSTALS-DIlithium es un esquema de firma digital (DSS). Es altamente seguro frente a ataques de mensajes elegidos, gracias a la dificultad de resolver problemas de retículos sobre retículos de módulos. El concepto de seguridad implica que un adversario con acceso a un oráculo de firma no puede generar una firma de un mensaje cuya firma aún no haya visto, ni generar una firma diferente de un mensaje que ya haya visto firmado. Por lo tanto, ambos esquemas (Kyber y Dilithium) son los algoritmos candidatos para ser estandarizados por el proyecto de criptografía postcuántica del NIST.

Propuesta de valor:

Aceleradores PQC plug-and-play para SoC RISC-V

Áreas de aplicación:

Aceleradores de criptografía postcuántica para SoC basados ​​en FPGA, especialmente plataformas RISC-V y sistemas seguros integrados; aceleración de hardware del intercambio de claves Kyber/ML-KEM (estándar NIST CRYSTALS) y firmas digitales Dilithium/ML-DSA (CRYSTALS-Dilithium/ML-DSA); arranque seguro, autenticación de firmware, comunicación cifrada y establecimiento de claves en dispositivos de ciclo de vida largo; creación de prototipos FPGA e investigación basada en HLS para el codiseño de hardware/software de PQC.

Mercado objetivo:

Equipos de semiconductores que desarrollan SoC RISC-V seguros con soporte para criptografía post-cuántica; integradores de defensa, aeroespaciales, automotrices, de telecomunicaciones e infraestructura crítica que se preparan para la migración a PQC; grupos de creación de prototipos FPGA/ASIC que necesitan bloques aceleradores ML-KEM y ML-DSA inspeccionables; universidades y laboratorios de investigación que trabajan en hardware criptográfico, flujos de diseño HLS y evaluación comparativa de PQC.

Technology Readiness Level (1-9): N/A

Protection:

Solderpad Hardware License (Version 0.51)

Más información

Si quieres saber más sobre este proyecto no dudes en contactarnos

Contáctanos